System on Chip sur FPGA pour systèmes embarqués
Objectifs du cours
Les systèmes embarqués sont au cœur de la transformation numérique de nombreuses applications industrielles, comme en témoigne la croissance phénoménale du nombre d’objets connectés autour des personnes, dans le domicile et dans les loisirs, dans les entreprises et les usines, ou dans les transports de biens et de personnes.
L'évolution des FPGA est marquée ces dernières années par l'apparition de nouveaux composants comprenant dans un même boitier une FPGA et un SoC (System on chip). Ceux-ci permettent de concevoir des applications comprenant une partie logicielle et une autre matérielle.
Ces nouveaux composants répondent aux besoins des applications embarquées avec traitement à haute performance et contraintes temps réel élevées.
Ce cours vise à présenter les possibilités offertes par ces composant SoC-FPGA et de connaitre leurs avantages et inconvénients. Nous présenterons les implications de ces nouvelles architectures sur le développement d'une application avec ces circuits. Nous montrerons un exemple d'environnement de développement.
A la fin du cours, les participants seront en mesure de :
- Comprendre l’architecture d’un système SoC intégré avec une FPGA.
- Comprendre les possibilités de partition entre le logiciel et le matériel avec ces composants.
- Connaitre les étapes de démarrage d'un SoC-FPGA sans OS et avec OS Linux.
- System on Chip sur FPGA
- Environnement logiciel dans les systèmes embarqués communicants
- Tests et vérification des systèmes embarqués
Public cible
Ce cours s'adresse aux cadres, chefs de projets ou de produits, et aux ingénieurs en charge de mener à bien le développement d’un système embarqué (logiciel et firmware FPGA).
Contenu
- Evolution des FPGA et des circuit SoC-FPGA.
- Architecture des SoC-FPGA.
- Transfert de données entre le SoC et la FPGA (bus, DMA).
- Les différentes étapes de boot d'un SoC-FPGA.
- Adaptation d'un OS Linux (driver, system de fichier).
- Exemple d'environnement de développement d'Intel-Altera (évent. Xilinx).
- Discussion.
Enseignant(s)
Etienne Messerli est Ingénieur EPFL. Il a travaillé à Cybelec dans le développement de cartes pour les commandes numériques. Il a rejoint la HEIG-VD en tant que Professeur, et a participé à la création de l’Institut REDS au sein du département TIC. Il s’est spécialisé dans l’enseignement des systèmes numériques, la conception et la vérification de systèmes numériques complexes avec FPGA et SoC, ainsi que dans les outils, la méthodologie et les langages pour le développement de tels systèmes.
| Date et Lieu (jj.mm.aaaa) | Ce cours n'est pas agendé en ce moment. Veuillez nous contacter en cas d'intérêt |
| Coût (EARLY BIRD) | CHF 690.00 |
| Coût | CHF 890.00 |
| Langue | Français |
| Inscription | Deux semaines avant le cours |
| Organisation | FSRM, Fondation suisse pour la recherche en microtechnique |
| Informations et inscription | Gilles Delachaux, FSRM, e-mail: fsrm@fsrm.ch |
